一文看懂高大上的芯片設(shè)計(jì)和生產(chǎn)流程
芯片,指的是內(nèi)含集成電路的硅片,所以芯片又被稱(chēng)集成電路,可能只有2.5厘米見(jiàn)方大小,但是卻包含幾千萬(wàn)個(gè)晶體管,而較簡(jiǎn)單的處理器可能在幾毫米見(jiàn)方的芯片上刻有幾千個(gè)晶體管。芯片是電子設(shè)備中最重要的部分,承擔(dān)著運(yùn)算和存儲(chǔ)的功能。
高大上的芯片設(shè)計(jì)流程
一顆芯片的誕生,可以分為設(shè)計(jì)與制造兩個(gè)環(huán)節(jié)。芯片制造的過(guò)程就如同用樂(lè)高蓋房子一樣,先有晶圓作為地基,再層層往上疊的芯片制造流程后,就可產(chǎn)出想要的IC 芯片,然而,沒(méi)有設(shè)計(jì)圖,擁有再?gòu)?qiáng)大的制造能力也無(wú)濟(jì)于事。
在 IC 生產(chǎn)流程中,IC 多由專(zhuān)業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì),像是聯(lián)發(fā)科、高通、Intel 等知名大廠,都自行設(shè)計(jì)各自的 IC 芯片,提供不同規(guī)格、效能的芯片給下游廠商選擇。所以,IC設(shè)計(jì)是整個(gè)芯片成型最重要的一環(huán)。
先看看復(fù)雜繁瑣的芯片設(shè)計(jì)流程:
芯片制造的過(guò)程就如同用樂(lè)高蓋房子一樣,先有晶圓作為地基,再層層往上疊的芯片制造流程后,就可產(chǎn)出必要的 IC 芯片(這些會(huì)在后面介紹)。然而,沒(méi)有設(shè)計(jì)圖,擁有再?gòu)?qiáng)制造能力都沒(méi)有用,因此,建筑師的角色相當(dāng)重要。
但是 IC 設(shè)計(jì)中的建筑師究竟是誰(shuí)呢?接下來(lái)要針對(duì) IC 設(shè)計(jì)做介紹:
在 IC 生產(chǎn)流程中,IC 多由專(zhuān)業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì),像是聯(lián)發(fā)科、高通、Intel 等知名大廠,都自行設(shè)計(jì)各自的 IC 芯片,提供不同規(guī)格、效能的芯片給下游廠商選擇。因?yàn)?IC 是由各廠自行設(shè)計(jì),所以 IC 設(shè)計(jì)十分仰賴(lài)工程師的技術(shù),工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。然而,工程師們?cè)谠O(shè)計(jì)一顆 IC 芯片時(shí),究竟有那些步驟?設(shè)計(jì)流程可以簡(jiǎn)單分成如下。
設(shè)計(jì)第一步,定目標(biāo)
在 IC 設(shè)計(jì)中,最重要的步驟就是規(guī)格制定。這個(gè)步驟就像是在設(shè)計(jì)建筑前,先決定要幾間房間、浴室,有什么建筑法規(guī)需要遵守,在確定好所有的功能之后在進(jìn)行設(shè)計(jì),這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。IC 設(shè)計(jì)也需要經(jīng)過(guò)類(lèi)似的步驟,才能確保設(shè)計(jì)出來(lái)的芯片不會(huì)有任何差錯(cuò)。
規(guī)格制定的第一步便是確定 IC 的目的、效能為何,對(duì)大方向做設(shè)定。接著是察看有哪些協(xié)定要符合,像無(wú)線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范,不然,這芯片將無(wú)法和市面上的產(chǎn)品相容,使它無(wú)法和其他設(shè)備連線。最后則是確立這顆 IC 的實(shí)作方法,將不同功能分配成不同的單元,并確立不同單元間連結(jié)的方法,如此便完成規(guī)格的制定。
設(shè)計(jì)完規(guī)格后,接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。這個(gè)步驟就像初步記下建筑的規(guī)畫(huà),將整體輪廓描繪出來(lái),方便后續(xù)制圖。在 IC 芯片中,便是使用硬體描述語(yǔ)言(HDL)將電路描寫(xiě)出來(lái)。常使用的 HDL 有 Verilog、VHDL 等,藉由程式碼便可輕易地將一顆 IC 地功能表達(dá)出來(lái)。接著就是檢查程式功能的正確性并持續(xù)修改,直到它滿(mǎn)足期望的功能為止。
▲ 32 bits 加法器的 Verilog 范例
有了電腦,事情都變得容易
有了完整規(guī)畫(huà)后,接下來(lái)便是畫(huà)出平面的設(shè)計(jì)藍(lán)圖。在 IC 設(shè)計(jì)中,邏輯合成這個(gè)步驟便是將確定無(wú)誤的 HDL code,放入電子設(shè)計(jì)自動(dòng)化工具(EDA tool),讓電腦將 HDL code 轉(zhuǎn)換成邏輯電路,產(chǎn)生如下的電路圖。之后,反覆的確定此邏輯閘設(shè)計(jì)圖是否符合規(guī)格并修改,直到功能正確為止。
▲ 控制單元合成后的結(jié)果
最后,將合成完的程式碼再放入另一套 EDA tool,進(jìn)行電路布局與繞線(Place And Route)。在經(jīng)過(guò)不斷的檢測(cè)后,便會(huì)形成如下的電路圖。圖中可以看到藍(lán)、紅、綠、黃等不同顏色,每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運(yùn)用呢?
▲ 常用的演算芯片- FFT 芯片,完成電路布局與繞線的結(jié)果