時鐘電路原理
導(dǎo)讀：任何工作都按時間順序，用于產(chǎn)生這個時間的電路就是時鐘電路，本文主要為大家講解時鐘電路原理。
本文引用地址：http://www.eepw.com.cn/article/284132.htm一、時鐘電路原理- -簡介
時鐘電路，就是產(chǎn)生象時鐘一樣準(zhǔn)確的振蕩電路。時鐘電路主要由晶體振蕩器、晶震控制芯片和電容三部分構(gòu)成，具有價格低廉、接口簡單、使用方便等特點，目前已有了很廣泛的應(yīng)用，如電子表的時鐘電路、電腦的時鐘電路、MP3/4的時鐘電路等。目前流行的串行時鐘電路有DS1302、DS1307、PCF8485等，其中，DS1302是DALLAS公司的一種具有涓細(xì)電流充電能力的電路，采用串行數(shù)據(jù)傳輸，并為掉電保護電源提供可編程的充電功能。本文我們就以DS1302為例來對時鐘電路原理進行詳細(xì)的講解。
二、時鐘電路原理- -引腳
實時時鐘電路DS1302包括VCC1、VCC2、X1、X2、SCLK、I/O、RST、GND八個引腳。其中，VCC1用作主電源，VCC2用作備用電源，當(dāng)滿足VCC1>VCC2時，由主電源向DS1302供電，當(dāng)滿足VCC2>VCC1+0.2時，由備用電源向DS1302進行供電;X1和X2是32867Hz的晶振管腳，主要用于為芯片提供時鐘脈沖;SCLK為串行時鐘，主要用于提供時鐘信號以控制數(shù)據(jù)的輸入與輸出;I/O為輸入輸出設(shè)備，用作三線接口時的雙向數(shù)據(jù)線;RST主要提供復(fù)位功能，其在數(shù)據(jù)的讀寫過程中，必須保持為高電位;GND引腳用于和大地相連。
三、時鐘電路原理
DS1302的控制字節(jié)的最高有效位即位7必須是邏輯1，若該位為0，則不能把該數(shù)據(jù)寫入進DS1302中;位6為1表示存取RAM數(shù)據(jù)，為0表示存取日歷時鐘數(shù)據(jù);位5至位1表示操作單元的地址;最低有效位即位0為1表示要進行讀操作，為0表示要進行寫操作;其控制字節(jié)總是從最低位開始進行輸出。
在控制指令字輸入后的下一個SCLK時鐘的上升沿時，數(shù)據(jù)被寫入DS1302，數(shù)據(jù)輸入從最低有效位即位0開始。同樣，在緊跟8位的控制指令字后的下一個SCLK脈沖的下降沿讀出DS1302的數(shù)據(jù)，數(shù)據(jù)輸出時也是從最低有效位即位0開始。
時鐘電路原理相關(guān)文章推薦閱讀：
1、實時時鐘電路的原理及應(yīng)用
2、單片機實時時鐘電路的原理及應(yīng)用
3、基于Multisim的數(shù)字時鐘設(shè)計
標(biāo)簽： 時鐘電路原理
